At Intel, the chip with two brains
By Michael Kanellos
Staff Writer, CNET News.com
August 20, 2002, 4:00 AM PT

There's more than one way to build a multichip microprocessor, according to Intel.

다른 기업이나 연구원, 과학자들이 마이크로프로세서 디자인의 주도적인 경향인, 이중 코어("브레인"이라 불린다)를 연구하고 있다. 차후 십여 년간, 퍼포먼스를 높이면서 전력 소모를 줄이는 접근이기 때문이다. 하지만 인텔에 따르면 이런 기본 개념으로 그 이상의 순효과도 있다고 한다.

이를테면 "코어 호핑(hopping)"에서, 계산된 스트림은 한 마이크로프로세서 코어에서 다른 코어로 점프한다. 인텔 마이크로프로세서 연구소의 기술부장인 윌프 핀폴드(Wilf Pinfold)에 따르면, 집중된 number-crunching을 하는 동안 트랜지스터가 만들어낸 국소 발열은 퍼포먼스에 숨통을 띄어주는 "hot spot"을 만든다. 애플리케이션 프로세싱을 순환시켜서, 키 트랜지스터를 냉각시킬 수 있으며, 결과적으로 열을 분산시키고 전체 퍼포먼스를 높일 수 있다는 의미이다.

연구의 다른 분야는 보안이나 압축과 같은 특정 작업을 수행하는 칩 안의 작은 칩에 프로세싱을 향상시키는 특화 등이 있다.

이런 변화는 마이크로프로세서를 끊임없이 더 빠르고 저렴하고 강력하게 만들 수 있다는 기대를 동반하기 때문에 중요하다. 핀폴드의 말이다.

"우리가 하고 있는 일은 (제조) 공정의 향상이나 이미 알려진 디자인 테크닉을 넘어서는 방법입니다. 완전히 새로운 디자인 영역이죠. 아이디어가 고갈되어가는 지금으로서는 완전히 새로운 아이디어가 필요합니다."

물론 인텔만 듀얼 코어를 연구하는 회사는 아니다. 지난해, IBM은 서버용 첫 번째 듀얼 코어 칩인 Power 4를 출하하였고, 이 개념을 Cell과 Power 5에 확장시킬 전망이다. 썬 마이크로시스템즈도 듀얼코어 울트라스팍을 연구중이라고 한다.

업계 정보지인 마이크로프로세서 리포트의 분석가 케빈 크리웰(Kevin Krewell)에 따르면 또한 Advanced Micro Devices의 Hammer 칩 내부의 메모리 컨트롤러의 충분한 공간은 이 칩을 듀얼코어로 바꿀 수 있으리라는 루머도 내고 있다.

하지만 인텔의 연구 방향은 다중 코어 칩의 다양한 진화와 함께 저전력을 목표로 하며, 2005년까지 10억 개의 트랜지스터를 담겠다는 계획을 세웠다. 크리웰의 말이다.

"10억 개 트랜지스터로 뭘 할 수 있을까? 제일 우려가 되는 부분은 전력 소비 부분이다. 서버 사용자들은 다시 냉수 냉각기의 시대로 돌아가기를 원하지 않는다."

코어 호핑같은 접근이라면 이 문제를 해결할 수 있을 지도 모른다.

이런 접근 방법은 무어의 법칙을 뛰어넘는다. 무어의 법칙에 따르면 마이크로프로세서 퍼포먼스는 지난 30년간 꾸준히 증가해 오면서, 트랜지스터 수가 이년 마다 두 배가 된다.

하지만 그런식으로 트랜지스터 숫자만 늘리면 마이크로프로세서는 다음 십 년 이내에, 핵 반응기만큼이나 열을 많이 발산할 것이다.

이문제의 해결을 위해 엔지니어들은 퍼포먼스 향상보다는 효율성 향상에 더 집중 연구해왔다. 즉, 증가하기만하는 트랜지스터에 맞춰서 클럭 스피드만 높이거나, 전력 소모를 줄이기만 하기보다는 컴퓨팅 파워를 개선하는 방법을 찾으려 노력해왔다는 의미이다. 핀폴드의 말이다.

"프로세서에 예산만 많이 투입한다면 효율적으로 사용할 수 있을 겁니다. 하지만 그동안 사고 방식에 변화가 있었죠. 90년대 초에 우리들은 여전히 "퍼포먼스가 전부다"라는 식이었지만 이제는 파워의 정의를 내리기 시작했습니다."

Two basic approaches

보통 다중 코어 프로세서를 만드는 데에는 두 가지 접근 방법이 있다. IBM의 파워 4와 같은 대칭형 다중 코어 칩과 코어호빙을 갖는 칩이 그것이다. 단일 실리콘에 동증한 프로세서를 두 개 집어 넣어서 칩이 듀얼 프로세서 서버와 같은 컴퓨팅을 제공할 수 있도록 하는 방법이다.

이 방법으로 하면 칩 코어가 캐시 메모리와 버스를 공유하기 때문에 공간도 절약하면서 효율성도 높일 수 있다.

비재칭 다중코어에서는 두 개의 내부 칩 코어가 각기 다른, 상이한 작업을 한다. 크리웰에 따르면 "TCP/IP 프로세싱이나 보안과 같은, 소프트웨어가 다루는 여러가지 작업을 작은 코-프로세서에게 맡기는" 식이다.

비슷하게 칩 디자이너들도 고도로 집적화된 칩을 만들 수 있다. 핀폴드에 따르면, 고도로 집적화된 number-crunching 연산을 직접 특정 트랜지스터로 보낼 수 있다. 즉, 덜 중요한 태스크는 다른 구역으로 비키게 하는 것이다.

궁극적인 디자인과 기술은 서버와 데스크탑, 그리고 모바일 디바이스에 달려 있다. 인텔의 미국내 연구소는 물론 이스라엘과 에스파니아의 바르셀로나에서도 이를 연구중에 있다. 핀폴드의 설명이다.

"마이크로프로세서의 미래는 그에 걸맞는 어울리는 활용도에 달려 있습니다. 물론 본사는 최소의 디자인을 찾아서 이를 이루겠습니다."

프로세서의 변화는 향상된 쓰레드-레벨 패러렐리즘으로 이어진다. 쓰레드-레벨 패러렐리즘에서 소프트웨어 명령은 개별 스트림으로 나뉜다. 한 번 나뉘어지면, 각 스트림은 직렬(패러렐)로 프로세싱하여 시간을 절약한다.

캐시 미싱 현상(프로세서가 가까운 캐시에서 필요한 데이터를 못찾는 현상)이 일어날 경우 컴퓨터는 메인 메모리에서 데이터를 구하기 위해 사이클을 더 돌림으로써 퍼포먼스를 떨어뜨린다. 헬퍼 쓰레드가 있다면 잠재적인 캐시 미스를 추측해서 필요한 데이터를 미리 회수할 수도 있다.

현재 벤치마크는 애플리케이션 쓰레딩을 통해 얻는 퍼포먼스 향상이 상당하다는 결과를 나타내고 있다. 쓰레디드 애플리케이션의 장점을 취하는 하이퍼쓰레딩은 올해 초 인텔의 제온(Xeon) 라인에 나타났고 곧 펜티엄 라인에도 도입되리라고 보고있다.

드디어 애플리케이션 쓰레딩에 대한 강조가 제 때를 찾은 셈이다. 거의 십여 년 전부터 디자이너들은 인스트럭션-레벨의 패러렐리즘을 이용해 퍼포먼스를 높일 수 있는 한 높여왔다. 인스트럭션-레벨의 패러렐리즘은 더 좋은 효율성을 위해 프로세서 인스트럭션을 추측하지만 이제 다른 방도가 나왔다. 핀폴드의 말이다.

"퍼포먼스와 관련되는 부분을 집중해서 연구해왔답니다."

물론 말처럼, 실제 상용 제품에서 어떻게 구현할 지 예측하는 건 쉽지 않다. Insight64의 수석 분석가인 나단 브룩우드(Nathan Brookwood)에 따르면 이런 개념의 칩들에는 올바른 작동을 위해 상당히 특별한 양의 캐시가 필요하며, 디자이너들은 퍼포먼스-전력 소모의 방정식에 균형을 맞춰야한다.

아이태니엄 칩과 같은 경우는 이미 애플리케이션 쓰레딩의 이점을 취하고 있기에, 바로 당장 다중 코어로 뛰어들 이유는 없다. 그렇다고 다중 코어가 필요 없는 것도 아니다. 부룩우드의 말이다.

"다중 코어는 퍼포먼스를 높이고 트랜지스터를 사용하는 매우 효율적인 방법입니다."

http://news.com.com/2102-1001-954456.html

위민복님의 글입니다.
http://casaubon.TV